Judul Laporan : Rangkaian Flip Flop
2. Tujuan : Setelah melaksanakan percobaan ini, mahasiswa diharapkan dapat
a. Mengenal jenis-jenis Flip Flop
b. Mengetahui dan kegunaan masing-masing Flip Flop
3. Pembahasan
Berbeda dengan rangkaian sebelumnya flip flop adalah rangkaian logika yang bersifat sekuensial. Artinya, kondisi yang dihasilkan oleh keluarannya bergantung pada kondisi masukan sebelumnya. Rangkaian flip flop pada umumnya digerakkan dengan clock(pulsa).
Rangkaian yang akan ditinjau adalah RS Flip-Flop, JK Master Slave Flip-Flop, D Flip-Flop, dan T Flip-Flop.
a. RS Flip Flop
Flip-Flop SR merupakan rangkaian dasar untuk menyusun berbagai jenis FF yang lainnya. Flip-flop ini mempunyai 2 masukan yaitu S (SET) yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lainnya disebut R (RESET) yang dipakai untuk mereset (membuat keluaran berkeadaan 0). FF-SR dapat disusun dari dua gerbang NAND atau dua gerbang NOR.
R
|
S
|
Q
|
Q’
|
0
|
0
|
Terlarang
| |
0
|
1
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
1
|
Menyimpan
| |
Pada saat rangkaian disusun dari dua gerbang NAND. Ketika R dan S bernilai 0 maka akan terjadi kondisi terlarang. Dan pada saat R dan S bernilai 1 maka akan terjadi kondisi menyimpan.
R
|
S
|
Q
|
Q’
|
0
|
0
|
Menyimpan
| |
0
|
1
|
1
|
0
|
1
|
0
|
0
|
1
|
1
|
1
|
Terlarang
| |
Pada saat rangkaian disusun dari dua gerbang NOR. Ketika R dan S bernilai 0 maka akan terjadi kondisi menyimpan. Dan pada saat R dan S bernilai 1 maka akan terjadi kondisi terlarang
b. JK FlipFlop
Cara kerja dari FF-JK adalah sebagai berikut :
· Pada saat J dan K keduanya rendah, gerbang AND tidak memberikan tanggapan sehingga keluaran Q tetap bertahan pada keadaan terakhirnya.
· Pada saat J rendah dan K tinggi, maka FF akan diseret hingga diperoleh keluaran Q = 0 (kecuali jika FF memang sudah dalam keadaan reset atau Q memang sudah pada keadaan rendah).
· Pada saat J tinggi dan K rendah, maka masukan ini akan mengeset FF hingga diperoleh keluaran Q = 1 (kecuali jika FF memang sudah dalam keadaan set atau Q sudah dalam keadaan tinggi).
· Pada saat J dak K kedua-duanya tinggi, maka FF berada dalam keadaan "toggle", artinya keluaran Q akan berpindah pada keadaan lawan jika pinggiran pulsa clocknya tiba.
c. D FlipFlop
Prinsip kerja dari D-FF adalah sebagai berikut : berapapun nilai yang diberikan pada input D akan dikeluarkan dengan nilai yang sama pada output Q
D
|
Q
|
0
|
0
|
1
|
1
|
d. T FlipFlop
Input T merupakan satu-satunya masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua, seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan keadaannya berubah menjadi 0. Karena sifat ini sering juga flip-flop ini disebut sebagai flip-flop toggle (berasal dari skalartoggle/pasak).
4. Alat dan Bahan
a. Modul SWITCH-PTE-006-28
b. Modul PULSE GENERATOR-PTE-006-25
c. Modul RS Flip-Flop – PTE-10
d. Modul JK Mater Slave Flip-Flop-PTE-006-11
e. Catu Daya PTE-006-027
f. Kabel Penghubung
g. Jumper U
5. Langkah Kerja
a. RS Flip Flop dengan Gerbang NAND
1) Rangkaian seperti Gambar dibawah berikut
2) Lengkapi tabel 9.1
R
|
S
|
Q
|
Q’
|
0
|
1
| ||
0
|
0
| ||
1
|
1
| ||
1
|
0
|
b. RS Flip Flop dengan Gerbang NOR
1) Membuat rangkaian seperti gambar berikut
2) Lengkapi tabel 9.2
R
|
S
|
Q
|
Q’
|
0
|
1
| ||
0
|
0
| ||
1
|
1
| ||
1
|
0
|
3) Dari kedua percobaan diatas, ambil kesimpulan yang diperoleh
· Kondisi terlarang untuk RS Flip-flop gerbang NAND adalah R =..... S=......
· Kondisi terlarang untuk RS Flip-flop gerbang NOR adalah R =..... S=......
· Kondisi Latch untuk RS Flip-flop gerbang NAND adalah R =..... S=.....
· Kondisi Latch untuk RS Flip-flop gerbang NOR adalah R =..... S=.....
c. JK Master Slave Flip-Flop
1) Atur PULSE GENERATOR pada posisi MANUEL PULSE, dan posisi saklar pada posisi ∏
2) Buat rangkaian seperti gambar berikut
3) Lengkapi tabel berikut;
J
|
K
|
C1
|
Q
|
Q’
|
Kondisi
|
1
|
∏
| ||||
1
|
∏
| ||||
1
|
∏
| ||||
0
|
∏
| ||||
0
|
∏
| ||||
0
|
∏
| ||||
1
|
∏
| ||||
1
|
∏
| ||||
1
|
∏
| ||||
0
|
∏
| ||||
0
|
∏
|
4) buat kesimpulan percobaan ini
6. Hasil dan Analisa
· Hasil
a. RS Flip Flop dengan Gerbang NAND
R
|
S
|
Q
|
Q’
|
Kondisi
|
0
|
0
|
1
|
1
|
Terlarang
|
0
|
1
|
1
|
0
| |
1
|
0
|
0
|
1
| |
1
|
1
|
0
|
1
|
Menyimpan
|
b. RS Flip Flop dengan Gerbang NOR
R
|
S
|
Q
|
Q’
|
Kondisi
|
0
|
1
|
1
|
0
| |
0
|
0
|
1
|
0
|
Menyimpan
|
1
|
1
|
0
|
0
|
Terlarang
|
1
|
0
|
0
|
1
|
c. JK Master Slave Flip-Flop
J
|
K
|
C1
|
Q
|
Q’
|
Kondisi
|
1
|
0
|
∏
|
1
|
0
| |
1
|
1
|
∏
|
Toggle
| ||
1
|
0
|
∏
|
1
|
0
| |
0
|
1
|
∏
|
0
|
1
| |
0
|
0
|
∏
|
0
|
1
|
Menyimpan
|
0
|
1
|
∏
|
0
|
1
| |
1
|
0
|
∏
|
1
|
0
| |
1
|
1
|
∏
|
Toggle
| ||
1
|
0
|
∏
|
1
|
0
| |
0
|
1
|
∏
|
0
|
1
| |
0
|
0
|
∏
|
0
|
1
|
Menyimpan
|
· Analisa
a. RS Flip Flop dengan Gerbang NAND
· Dari hasil percobaaan RS Flip Flop menggunakan gerbang AND pada saat S=0,R=0, nilai Q dan Q’ bernilai 1, maka kondisi ini disebut terlarang. karena Q dan Q’ merupakan komplemen satu sama lainnya, sehingga nialainya harus berbeda.
· pada saat S=1,R=0, nilai Q=1 dan Q’=0, sehingga kondisi ini di set
· pada saat S=0,R=1, nilai Q=0 dan Q’=1 sehingga kondisi ini di reset
· pada saat S=1,R=1, nilai Q=0 dan Q’=1 kondisi ini disebut menyimpan karna tidak ada perubahan nilai output
Dapat kita ketahui bahwa hasil yang didapat selama pratikum sama pada tabel kebenaran RS Flip Flop gerbang NAND
b. RS Flip Flop dengan Gerbang NOR
· Dari hasil percobaaan RS Flip Flop menggunakan gerbang AND pada saat S=0,R=1, nilai Q=1 dan Q’=0
· pada saat S=0,R=0, nilai Q=1 dan Q’=0, kondisi ini disebut menyimpan karna tidak ada perubahan nilai output
· pada saat S=1,R=1, nilai Q=0 dan Q’=0 sehingga kondisi ini disebut terlarang
· pada saat S=1,R=0, nilai Q=0 dan Q’=1
Dapat kita ketahui bahwa hasil yang didapat selama pratikum sama pada tabel kebenaran RS Flip Flop gerbang NOR
c. JK Master Slave Flip-Flop
· Pada saat input JK semua bernilai 0 maka output nya akan bernilai 0 atau dalam keadaan menyimpan
· Pada saat input JK memiliki nilai berbeda maka output Q=J dan Q’= K
· Pada saat input JK semua bernilai 1 maka outputnya akan bernilai 1 atau dalam keadaan toggle (toggle adalah perubahan kondisi satu ke kondisi yang lainnya jika memencet button toggle)
7. Kesimpulan
1 . Pada flip flop RS terdapat dua masukan yaitu R (Reset) dan S (set). Keluaran dari flipflop ini adalah Q dan Q komplemen.
2 . Pada rangkaian flip flop RS terdapat 3 kondisi tergantung pada inputnya yaitu kondisiterlarang (saat input 0:0), kondisi normal (saat input 1:0 dan 0:1), dan saat kondisi don’tcare (saat input 1:1).
3 .Flip-flop merupakan rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan, dengan menggunakan konsep elektronika yang memiliki berbagai jenis dan kegunaan yang berbeda.
3 .Flip-flop merupakan rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan, dengan menggunakan konsep elektronika yang memiliki berbagai jenis dan kegunaan yang berbeda.
LAPORAN
fLIP-FLOP
TUJUAN
Setelah melakasanakan percobaan ini, Anda diharapkan dapat:
1. Mengenal jenis-jenis flip-flop
2. Mengetahui sifat dan kegunaan masing-masing Plip-flop
ALAT DAN BAHAN
-Digital trainner
- Jamper
- Kabel penghubung
- modul
- catu daya
TEORI DASAR
Pengertian Flip-Flop dan Jenis-jenisnya – Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.
JENIS-JENIS FLIP-FLOP
1.Flip-Flop RS
JENIS-JENIS FLIP-FLOP
1.Flip-Flop RS
Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah satu keluarannya (y) berfungsi sebagai komplemen. Sehingga flip-flop ini disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta komplemennya. Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua gerbang NOR.
2. JK Flip-Flop
Dari uraian subbab-subbab sebelumnya dapat dilihat bahwa dasar dari semua flip-flop adalah flip-flop RS. JK Flip-flop merupakan rangkaian flip-flop yang dibangun untuk megantisipasi keadaan terlarang pada flip-flop S-R. Dalam prakteknya, ada kalanya perlu merealisasikan flip-flop tertentu daripada flip-flop yang tersedia, misalnya flipflop yang dibutuhkan tidak tersedia atau dari serpih (chip) flip-flop yang digunakan masih ada sisa flip-flop dari jenis lain yang belum termanfaatkan. Sebagaimana diuraikan di depan, flip-flop D dapat dibangun dari flip-flop JK dengan memberikan komplemen J sebagai masukan bagi K. Flip-flop D yang disusun dari flip-flop JK.
3. D Flip-Flop
3. D Flip-Flop
D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop S-R. Perbedaannya dengan flip-flop S-R terletak pada inputan R, pada D Flip-flop inputan R terlebih dahulu diberi gerbang NOT, maka setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda pada input S-R, dengan demikian hanya akan terdapat dua keadaan S dan R yaitu S=0 dan R=1 atau S=1 dan R=0, jadi dapat diisi. Master Save D Flip-flop merupakan rangkaian flip-flop yang memiliki 2 latch D dan sebuah inverter. Latch yang satu bernama Master dan yang kedua bernama Slave.
4. T Flip-Flop
T Flip-flop merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu, maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah. Flip-flop T dapat dibentuk dari flip-flop JK dengan menggabungkan masukan J dan K sebagai masukan T. Perhatikan bahwa bila T=0 akan membuat J=K=0 sehingga keadaan flip-flop tidak berubah. Tetapi bila T=1, J=K=1 akan membuat flip-flop beroperasi secara toggle
LANGKA- LANGKA PERCOBAAN
1. RS FLIP-FLOP DENGAN GERBANG NAND
a. Buat rangkaian seperti gambar di bawah berikut ini:
2. RS FLIP-FLOP GERBANG NOR
a. Buatlah rangkaian seperti gambar berikut:
.
- Kondisi terlarang untuk RS flip-flop gerbang NAND adalah R =0 S=0
- Kondisi terlarang untuk RS flip-flop gerbang NOR adalah R =1 S=1
- Kondisi latch untuk RS flip-flop gerbang NAND adalah R=1 S=1
- Kondisi latch untuk RS flip-flop gerbang NOR adalah R=0 S=0
- Kondisi Q dan Q' selalu berlawanan
3. JK MASTER SLAVE FLIP-FLOP
a. aturan PULSE GENERATOR pada posisi MANUAL PULSE. dan posisi saklar pada posisi satu.
b. Buat rangkaian seperti gambar berikut:
4. D FlipFlop
Prinsip kerja dari D-FF adalah sebagai berikut : berapapun nilai yang diberikan pada input D akan dikeluarkan dengan nilai yang sama pada output Q
D
|
Q
|
0
|
0
|
1
|
1
|
4. T FlipFlop
Input T merupakan satu-satunya masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua, seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan keadaannya berubah menjadi 0. Karena sifat ini sering juga flip-flop ini disebut sebagai flip-flop toggle (berasal dari skalartoggle/pasak).
· Analisa
a. RS Flip Flop dengan Gerbang NAND
· Dari hasil percobaaan RS Flip Flop menggunakan gerbang AND pada saat S=0,R=0, nilai Q dan Q’ bernilai 1, maka kondisi ini disebut terlarang. karena Q dan Q’ merupakan komplemen satu sama lainnya, sehingga nialainya harus berbeda.
· pada saat S=1,R=0, nilai Q=1 dan Q’=0, sehingga kondisi ini di set
· pada saat S=0,R=1, nilai Q=0 dan Q’=1 sehingga kondisi ini di reset
· pada saat S=1,R=1, nilai Q=0 dan Q’=1 kondisi ini disebut menyimpan karna output yang keluar sama dengan nilai output yang sebelumnya
b. RS Flip Flop dengan Gerbang NOR
· Dari hasil percobaaan RS Flip Flop menggunakan gerbang AND pada saat S=0,R=1, nilai Q=1 dan Q’=0
· pada saat S=0,R=0, nilai Q=1 dan Q’=0, kondisi ini disebut menyimpan karna tidak ada perubahan nilai output
· pada saat S=1,R=1, nilai Q=0 dan Q’=0 sehingga kondisi ini disebut terlarang
· pada saat S=1,R=0, nilai Q=0 dan Q’=1
Dari hasil pratikum yang didapat dari Flipflop RS pada gerbang NAND dan NOR dimana pada saat R dan S bernilai 0 pada gerbang NAND terjadi kondisi yang dissebut kondisi terlarang sedangkan pada gerbang NOR terjadi kondisi yang disebut kondisi menyimpan. Dan pada saat R dan S bernilai 1 pada gerbang NAND terjadi kondisi yang disebut kondisi menyimpan sedangkan pada gerbang NOR terjadi kondisi yang disebut kondisi terlarang.
c. JK Master Slave Flip-Flop
· Pada saat input JK semua bernilai 0 maka output nya akan bernilai 0 atau dalam keadaan menyimpan
· Pada saat input JK memiliki nilai berbeda maka output Q=J dan Q’= K
· Pada saat input JK semua bernilai 1 maka outputnya akan bernilai 1 atau dalam keadaan toggle
d. D Flip-Flop
· Rangkaian pada modul menggunakan clock
Pada saat S dan R bernilai 1 dan 0 maka prinsip D flipflop tidak bekerja tapi yang bekerja adalah prinsip kerja SR Flip-Flop. D Flip-Flop akan berfungsi jika nilai inputan pada S dan R adalah 1
· Rangkaian biasa
Pada hasil percobaan pada saat input D diberi nilai 1 maka Q=1 dan pada saat input D diberi nilai 0 maka Q=0. Hal ini sama seperti prinsip kerja D Flip-Flop yang dimana nilai input yang dimasukkan sama dengan nilai outputnya
· Rangkaian biasa menggunakan clock
Pada saat menginput nilai D yang bernilai 1 maka akan menghasilkan output 1 dan pada saat menginput nilai D yang bernilai 0 nilai output yang tadinya 1 tidak berubah menjadi 0. Ini terjadi karena perubahan output hanya terjadi jika terjadi perubahan clock. Jika clock tidak kita tekan maka kondisi output akan tetap sama dengan nilai output yang sebelumnya dan tidak terjadi perubahan sebelum kita menekan clock.
e. T Flip Flop
· T flip-flop pada JK flipflop
Pada saat nilai input sama dengan 0 maka output dalam keadaan menyimpan dan pada saat nilai input sama dengan 1 maka output dalam keadaan toggle. Pada saat percobaan terjadi kesalahan yang mengakibatkan nilai output tidak keluar, hal ini terjadi karna ada salah satu gerbang yang salah
7. Kesimpulan
· Flip flop terdiri dari berbagai jenis yaitu SR Flip-Flop, JK Flip-Flop, D Flip-Flop dan T Flip-Flop
· Adapun kegunaan Flip-Flop yaitu untuk menyimpan data biner secara semi permanen.
f
f
Komentar
Posting Komentar